EAGLE Layout Editor

Hi,

das ULP Copy-wire-to-solder-mask ändern,
d.h. auf Layer bRestrict, dann damit deine
GND-Leitungen die Freigerechnet werden sollen
Kopieren, um deine Pad´s/Via´s die frei sein sollen ein Poly/Rechteck im bRestrict-Layer zeichnen und gut.

Gruß

Hallo zusammen,

mal wieder eine Frage:

[img=http://img247.imageshack.us/img247/9890/bildps5.th.jpg]


Auf dem Bild überschneiden sich einige Leiterbahnen. Muss ich die dann "manuell" mitm Kabel verbinden? Oder seh ich da mal wieder was ganz falsch

Und danke an detegg, hat alles super geklappt nun :-)


Gruß e-Ra

Hi,

danke schon mal für das schnelle Re.
Ist zwar wenig Deutsch in der Anleitung, aber ich probier mal ein wenig ;-)

DerESELman

Hi,

Wenn ich im Board den Dimension 20 Layer (also die Begrenzung) an meine Größe der Leiterplatine anpassen will, was muss ich dann genau machen? Die Höhe hab ich hinbekommen (75mm), lang ist das Ding eigentlich auch 100mm. Wenn ichs aber dann Ausdrucke ist es ca. 2 mal solang. Wie kann das sein? Die Höhe stimmt ja auch?

Gruß e-Ra

Hi,

@Blackhole
habe mir mehrmals Deine Antwort durchgelesen, fleissig in den Menues von Eagle (brd) gesucht, aber stehe noch auf dem Schlauch. Was soll Dein erster Satz heißen? Was ist eine ULP und wo find ich das? Finde auch keinen Befehl namens ´copy wire to solder mask´
Ich verstehe den Trick so, daß die GND-Bahnen auf den Restrict-Layer dupliziert werden und somit das GND-Polygon dann freigerechnet wird?

DerESELman

Hi, also Step by Step

wenn du Eagle öffnest bist du im ControlPanel,
dann kannst du links User-Language-Programme
auswählen(auf das +klicken) dann Doppelklick
auf Copy-wire-to-solder-mask(ULP) klicken, so Zeilen
if (l == 1) sprintf(c, "CHANGE LAYER 29;\n");
if (l == 16) sprintf(c, "CHANGE LAYER 30;\n");
ändern in
if (l == 1) sprintf(c, "CHANGE LAYER 41;\n");
if (l == 16) sprintf(c, "CHANGE LAYER 42;\n");
Datei unter neuen Namen speichern(z.b. Copy-wire-to-btRestrict-mask).

Jetzt dein Board öffnen und unter Datei>ULP ausführen dein
ULP auswählen dann kommt ein Abfragefenster in dem du
den Namen deiner Leitung/en eingibst und deine Bahnen werden
Kopiert. Jetzt kannst du auf den neuen Layern an deinen Sternpunkt
die Leitungen entfernen und deine Polygone haben nur dort Verbindung.
Ach ja die Via´s/Pin´s die nicht verbunden sein sollen auch noch sperren,
also Rect oder Polygon um selbige im bRestrict/tRestrict zeichnen.

Gruß

Hi,

danke, jetzt klappts :-)

DerESELman

@ Black Hole:

Hallo,

gehört hier zwar nicht hin, aber was für ein Chassis ist das in Deinem Bilde links?

Stefan

Hi Verrückter,

Guckst du hier mehr kann/darf und sage ich dazu nicht.

Gruß

Moin,

kann man irgendwie ausm fertigen Board nen Schaltplan erstellen lassen? Hab ausversehen mein .sch gelöscht

Gruß e-Ra

EliRa schrieb:

Hab ausversehen mein .sch gelöscht

ist kein recovery aus name.sc? möglich? Normalerweise legt EAGLE einige Sicherungsdateien ab.

Detlef

Hi,

im Control Panel hab ich keine *.sc, sonst noch eine Möglichkeit?

Gruß e-Ra

im EAGLE-Ordner - SCH - guck´ mal da!
SC? nach SCH editieren und schon hast Du eine Recovery-Datei

Detlef

Da sind *.s#<ziffer> Datein, hab da mal eine umbenannt. Ist zwar nicht das Aktuellste aber hilft schonmal. *.sc hab ich nicht gefunden.

Danke e-Ra

EliRa schrieb:

Da sind *.s#<ziffer> Datein, hab da mal eine umbenannt. Ist zwar nicht das Aktuellste aber hilft schonmal.

tja, mit der Nomenklatur tue ich mich schwer - die *.s#1 ist wohl die aktuellste

Detlef

Hi,

jo schon. War aber trotzdem nicht das neueste. Hab aber schon wieder alles nachgebastelt

Gruß e-Ra

Hi,

eine Frage an erfahrene Entwickler und Ätzer

Ich will testen wie lange ich ca. mit meinem Equipment belichten muss etc.. Damit ich aber nicht voll daneben liege wollt ich mal Fragen wie lange es ca dauern könnte:

1 x bedruckte Folie mit HP Tintenstrahldrucker auf höchster Auflösung

Baustrahler mit 150W, Abstand zwischen Strahler und Platine 16cm

2x Glas mit jeweils 0,5cm

Bungrad fotobeschichtetes Basismaterial FR2 1,5mm 3500Cu

SENO 4007 Universalentwickler NaOH-frei

SENO 3207 Feinätzkristall (Natriumpersulfat)

Hab ich was vergessen?

Ich will wie gesagt testen mit einer Belichtungsreihe, beim Ätzen kann ich ja zuschauen. Kann man auch irgendwie sehen wann etwas zu viel bzw zu wenig belichtet ist?

Danke, Gruß e-Ra

Hallo Leute,

wie bekomme ich denn eine Bauteilliste raus?

Und, wie kann ich Eagle sagen, dass beim Autorouten eine bestimmte Leiterbahnbreite genommen werden soll?

Gruß

Stefan

Hi Verrückter

Bauteilliste, da gibts meines wissens ne Prozedur dafür. Schau mal im HowTo bzw Tutorial nach, da steht das drinn.

Für die Leiterbahnbreite musst du Netzklassen definieren.

Bearbeiten -> Netzklassen

Natürlich muss das Netz dann auch in der Klasse gezeichnet sein.

Gruß e-Ra

EliRa schrieb:

Hi Verrückter Bauteilliste, da gibts meines wissens ne Prozedur dafür. Schau mal im HowTo bzw Tutorial nach, da steht das drinn. Für die Leiterbahnbreite musst du Netzklassen definieren. Bearbeiten -> Netzklassen Natürlich muss das Netz dann auch in der Klasse gezeichnet sein. Gruß e-Ra

Hallo,

Bauteilliste: Habs gefunden: Datei-Exportieren-Partlist. Dann Datei mirt Excel öffnen.

Leiterbahnbreite: Habe Befehl gefunden. Muss ich dort jedes einzelne Netz dort eintragen?

Gruß

Stefan

Hi,

du musst verschiedene Klassen anlegen, zb:

Default (vorgegeben)
Power

dahinter trägst du die entsprechenden Größen ein.

Wenn du nun ein Netz mithilfe von "net" zeichnest wird es standardmäßg in der default Klasse angelegt. Du kannst aber auch manuell auswählen in welcher Klasse das Netz gezeichnet werden soll. Später beim routen werden dann die entsprechenden Abstände berücksichtigt.

Gruß e-Ra

OK. Das mit der Leiterbahnbreite hab ich gerafft, außer: Wie bekomme ich einzelne Net in eine eigene Kategorie?

Stefan

Wie du hast es gerafft? Scheinbar ja doch nicht?

Du legst eine Klasse an und zeichnest dann anschließend mit dem "net" Befehl dein Netz und wählst deine vorher eingegebene Klasse. Wenn du für jede Bahn eine andere Leiterbahnbreite verwenden willst, musst du verschiedene Klassen anlegen. Was aber schwachsinn ist, braucht man ja nicht wirklich...

Gruß e-Ra

Wo lege ich die Klasse vor dem Zeichnen an? Und wo zeichne ich, bei Deinen Erklärungen? Im BRD oder im SCH?

Für was schreib ich den Kram eigentlich

Im "SCH", Bearbeiten -> Netzklassen
Und zeichnen, natürlich auch im "SCH" mit net

Gruß e-Ra

OK. Ich finds nett, wenn einem geholfen wird. Erst Recht, wenn man ein bischen auf dem Schlauch steht. Aber, findest Du die Drastik nicht ein bischen heftig?

Ich schlage vor, wir lassen das Thema hier sein. Ich bekomme es schon hin.

Vielen Dank und Gruß an EliRa

Stefan

Hu,

sorry wenn das bischen grob rüberkommt, aber hab in jedem Beitrag geschrieben wie es funktioniert. Wüsste nicht wie ichs noch mehr umschreiben könnte. Wenn du wirklich nicht weiterkommst kannst auch ne PM schreiben.

Gruß e-Ra

Hallo ihr Lieben,

ich möchte ein eigenes Bauteil (ESDA14V2SC6) erstellen. In der ref-packages.lbr ist das Gehäuse (SOT23-6L) drin. Kann ich das Package in eine andere lbr kopieren, um dort die Diode zu verknüpfen/erstellen?

Gruß

Stefan

Verrückter schrieb:

Hallo ihr Lieben, ich möchte ein eigenes Bauteil (ESDA14V2SC6) erstellen. In der ref-packages.lbr ist das Gehäuse (SOT23-6L) drin. Kann ich das Package in eine andere lbr kopieren, um dort die Diode zu verknüpfen/erstellen? Gruß Stefan

Ich habs raus. Danke!

Falls jemand Interesse hat...

Stefan

wie schaff ich es das die löcher in den pads nicht durch die wires wieder verdeckt werden ?
Also das die installationslöcher da bleiben auch wenn man den pin an ne leiterbahn anschließt (bei mir geht die bahn zu dem punkt und deckt ihn ab -> kein loch mehr sondern vollflächiges pad) man sieht so nicht wo man die Bauteile installieren muss...

2 Fragen:

No.1 erstellst Du das Board aus einem Schaltplan?

No.2 welches Raster hast Du im Board eingestellt?

Detlef

Jacky_Lee schrieb:

wie schaff ich es das die löcher in den pads nicht durch die wires wieder verdeckt werden ? Also das die installationslöcher da bleiben auch wenn man den pin an ne leiterbahn anschließt (bei mir geht die bahn zu dem punkt und deckt ihn ab -> kein loch mehr sondern vollflächiges pad) man sieht so nicht wo man die Bauteile installieren muss...

Hallo,

beim ausdrucken ist das Loch da, auch wenn es nicht auf dem Bildschirm ist.

Probier das mal aus.

Stefan

Verrückter schrieb:

beim ausdrucken ist das Loch da, auch wenn es nicht auf dem Bildschirm ist.

... sind sie nicht - es geht wohl um dieses Board .

detegg schrieb:

Verrückter schrieb: beim ausdrucken ist das Loch da, auch wenn es nicht auf dem Bildschirm ist. ... sind sie nicht - es geht wohl um dieses Board .

Was auch immer das für ein Board ist. Bei mir ist es so, wie ich beschrieb.

Ist es so, wenn man das Board nicht aus dem Schaltplaneditor heraus erstellt, sondern nur im Boardditor?

Stefan

das is das normale Board nur monochrome...
Ich weiß net woran das liegt
meinstandart raster is 50mil...
Woran kann das liegen?
un ja, ich erstelle ausm Schaltplan raus..
was hat das damit zu tun?
muss doch trotzdem alles selber routen (oder autorouter..find ich aber net so doll)

Du verwendest zum Routen der Luftlinien den Befehl "route manualy" - nicht "wire, draw lines" ?

Wie ist der Parameter SET SNAP_LENGTH eingestellt?

Auch wenn ich vielleicht nerve, aber:

Mein Bildschirm sieht so aus:



Mein Ausdruck sieht dann so aus:



Ich verwende diesbezüglich die Standarteinstellung

Stefan

P.S. Bitte spart euch Kommentare zum Layout an sich. Danke

... hier nervt kaum einer!

Dein (korrektes) Board wird beim Druck freigerechnet - dann erscheinen auch wieder alle Drills, Polygone etc.

Vergleiche mal Dein Board mit dem von Jacky - bei ihm scheinen (fast) alle wires und/oder packages ausserhalb des Rasters zu liegen.

Gruß
Detlef

detegg schrieb:

... hier nervt kaum einer!

Das freut mich.

detegg schrieb:

Dein (korrektes) Board wird beim Druck freigerechnet - dann erscheinen auch wieder alle Drills, Polygone etc. Vergleiche mal Dein Board mit dem von Jacky - bei ihm scheinen (fast) alle wires und/oder packages ausserhalb des Rasters zu liegen. Gruß Detlef

Mh, Danke für korrekt. Aber mir scheint es, dass die Bauteile nach dem Routen bewegt wurden, dadurch die "komischen" krummen Leiterbahnen. Das dürfte aber kein Problem sein. Selbst wenn man den Befehl Wire verwendet, fluppt das.

Sehr merkwürdig...

Bin gespannt, was das ist.

Stefan

naja, ich möchte aber das layout per datei verschicken...also bilddatei..nur wie bekomm ich das hin?
denn wenn ich auf "exportieren" klicke ohne monochrom siehts genauso aus...
aber monochrome leider nich...alles zu...
woran leigt das?
und ich arbeite auch mit standarteinstellungen...
und 50mil raster..naja ok^^ drill und wiredicke is abgeändert deswegen die "leeren" stellen innerhalb des drills bei "normaler" ansicht, liegt aber nich am raster

Hi,

hier eine kleine Anleitung wenn ihr/du einen Film machen
lassen wollt, ich mache es immer so.

Nach Fertigstellung der Platine das ULP auszuführen welches
alle Bohrlöcher auf 0,3mm ändert, dann das Board drucken.
Voraussetzung ist ein PDF-Druckertreiber(z.b. Ghostscript),
beim drucken diesen Drucker verwenden, dann wird eine
PDF-Datei erstellt die ihr Anschauen könnt, die Datei/en
z.b. an http://so-pbdl.de/leiterplattenfilme.htm senden die euch
einen 100% lichtdichten Film machen den ihr dann auch mit
einem 500W Baustrahler (7min) belichten könnt. Habe so schon
etliche doppelseitige Platinen(SMD) gemacht. Preise der Filme
sind günstig finde ich, ach ja gedruckt habe ich mit einer Auflösung
von 9600dpi.

Gruß

Jacky_Lee schrieb:

... liegt aber nich am raster :)

...mach doch mal auf Deinem Board einen DRC!
Allerdings sollte auch OFF_Grid korrekt freigerechnet werden

@blackhole
Danke für den Link!

was ist "ulp" ...?
Und bei dem DRC kommt immer das gleiche ^^ zu wenig abstand der leiterwege, hab die wegen poligon GND auf 50mil gestellt. soll nich so nahe ran halt.

aber weiß auch net wraum das net geht...

Naja wegne dem Ghost zeug... ich hab mir son druckertreiber besorgt
aber erstmal wird ne neue SataII Festplatte in meinem PC ihr zu hause finden

Jacky_Lee schrieb:

was ist "ulp" ...?

... user language programm - funktioniert so etwa wie ein Makro (excel). Bestimmte Vorgänge lassen sich damit automatisieren, z.B. alle Drills auf 0.8mm setzen o.ä. - bei cadsoft gibts die frei zum Up- oder Download.

... Jack, ich glaube, Du hast Dir Deine Defaults zerschossen - irgendein Setting passt da nicht - musst Du mal suchen. Und ein RipUp_all wäre bei dem Layout auch ok

Gruß
Detlef

was is daran scho wieder auszusetzten...

Naja, das war am anfang mit den defaults auch so...komscher weise..
Naja ok..
ich mach erstmal meinen Pc neu ^^ cu

Junge was machst du da!

Es ist völlig egal wie du die Leiterbahnen routest,
ob über Signal oder Freihand das Raster ist auch egal.

Habe das gerade probiert, du darfst natürlich beim
drucken keinen Haken bei Fill bzw. Füllen machen,
wenn dort der Haken an ist werden Alle Löcher dicht
gemacht.

Gruß

Jacky_Lee schrieb:

was is daran scho wieder auszusetzten...

DU hast doch angemeckert, dass ...

Jacky_Lee schrieb:

... die löcher in den pads durch die wires wieder verdeckt werden ?

ICH hab´da kein Problem mit

Meld´ Dich, wenn die Pladde funzt.

Detlef

das lässt sich ach durch ripup NICHT beheben..hab noch 2 andere platten gemacht..nix is...
aber nur bei "bild exportieren" mit dem "drucken" auf PDF hab ich noch nicht probiert.

Dachte du hast was am routing auszusetzten ^^


Soooo mit drucken gehts... habs nun in PDF
So hier ^^



wasn jez scho wieder mit dem GND "feld" ... -_-

Ich hätte eine Frage bezüglich des routens. Es soll eine Platine mit nur einem Layer (bottom) erstellt werden, die etwas umfangreicher ist. Nun ist das Layout fast fertig und es geht zum autorouten. Nun routet er aufgrund des Umfangs aber nicht alle Leiterbahnen. Es wäre nun möglich mit Hilfe der vias manuell Brücken zu setzen um die nicht-routbaren Leiterbahnen zu verbinden. Dies wäre aber sehr umständlich. Gibt es eine Einstellung, die es dem Programm erlaubt, selbstständig Brücken zu setzen?

Gruß,
chris